## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-238132

(P2001-238132A) (43)公開日 平成13年8月31日(2001, 8, 31)

(51) Int.Cl.7		識別記号	F I	テーマコート*(参考)
H04N	5/335		H 0 4 N 5/335	E 4M118
				Q 5C024
H01L	27/146		H 0 1 L 27/14	A

### 審査請求 未請求 請求項の数3 OL (全 8 頁)


		普里斯尔 木胡水 明水类VX3 OL (主 8 页)
(21)出顧番号	特願2000-42465(P2000-42465)	(71) 出顧人 000004329
		日本ピクター株式会社
(22)出願日	平成12年2月21日(2000.2.21)	神奈川県横浜市神奈川区守屋町 3 丁目12番
		地
		(72)発明者 本間 明
		神奈川県横浜市神奈川区守屋町3丁目12番
		地 日本ピクター株式会社内
		Fターム(参考) 4M118 AA10 AB01 BA14 CA03 CA17
		DB09 DD08 DD10 FA06 FA38
		50024 AA01 CA02 CA17 FA01 HA27
		1AD4
		1,

# (54) 【発明の名称】 MOS型固体操像装置及びその操像方法。

【課題】 受光素子の信号蓄積期間の長さとその蓄積開始時間を全画素で同一にすることができるようにし、これにより動く被写体を静止画として取り込むときにも、

# (57)【要約】

画像の歪みを生じることのない、かつ電子的なシャッタ 機能を有し、しかも画素の構成を複雑にすることのない MOS型固体排像装置及びその損像方法を提付する。 「解決手段! 光電変換により信号を生成し出力する受 光素子と、その信号を増幅する増幅用MOSトランジスタの間に設けられたスイッチ用MOSトランジスタとを有する画素を複数でトリクス状に売別したMOS処国体機像装置において、前記受光素子の出力部に接続された、前記受光素子の出力部を一定電位にリセットとするリセット用MOSトランジスタを設けた。



#### 【特許請求の範囲】

(請求項1) 光電変換により信号を生成し出力する受光 素子と、その信号を増幅する増幅用MOSトランジスタ と、前記受光素子と前記増値用MOSトランジスタの間 に設けられたスイッチ用MOSトランジスタとを有する 画素を複数個マトリクス状に配列したMOS型固体撮像 装置において、

前記受光素子の出力部に接続された、前記受光素子の出 力部を一定電位にリセットとするリセット用MOSトラ ンジスタを設けたことを特徴とするMOS型固体撮像装 圏。

(請求項2) 光電変換により信号を生成し出力する受光 素子と、その信号を増幅する増幅用MOSトランジスタ と、前記受光素子と前記増幅用MOSトランジスタの間 に設けられたスイッチ用MOSトランジスタとを有する 画素を複変側マトリクス状に配列し画素部を構成したM OS 型同意体機会質において、

第1 伝導型の基板と、この基核中に形成された第2 伝導型の第1 領域地と、この第1 領域中に形成された第1 伝導型の第2 領域とを有し、前記第1 領域と前記第2 領域と前記第2 領域と前記第2 領域と前記第2 領域と前記第2 領域と立り前記受影子を構成し、前記第1 領域を出力部とする前記受させることにより、前記第2 領域を出力部とする前記受光素子の出力をリセットするトランジスタを有することを特徴とするMO S 型面体検接接置。

【請求項3】請求項1又は2に記載のMOS型固体撮像 装置の撮像方法であって、

前記全画素の前記受光素子の出力を同時に所定の電位に 胺定して前記受光素子による光信号蓄積を開始し、所定 時間経過後に前記全画素の前記受光素子の出力を同時に 前記増幅用トランジスタに入力して保持した後、前記画 素部の行毎に順次前記受光素子の出力を前記増幅用トラ ンジスタより出力して、全画素の光信号蓄積を同時にか つ同一期間行うようにしたことを特徴とするMOS型固 体操像装置の機像方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、固体撮像装置及び その撮像方法に関わり、特に画像歪みの無い増幅型MO S型固体撮像装置及びその方法に関するものである。 【0002】

【従来の技術】近年、固体攝像素子として、低消費電力 や周辺回路一体化の容易性が注目され、増幅型MOS型 固体操像業置が盛んに開発されている。以下、MOS型 固体操像業子の概要を派付訪明図面とともに説明する。 図6は、従来例のMOS型固体機像装置の概略構像数置の ある。図6に示すように、MOS型固体機像装置の (以下、単に指像装置ともいう)は、光電変換を行う画

(以下、単に撮像装置ともいう)は、光電変換を行う画素部22とこの画素部22を制御し信号処理を行う周辺 回路より概略構成される。 【0003】画素郎22は、縦(以下、列ともいう)様(以下、行ともいう)に所定数のマトリクス状に並んだ画素12から構成される。これらの画素12には、行毎にこれらを制御するための行制如回路24より、丁GG、RG銭、RG銭、RS線の各制御線(以下、単に丁G、RG、RSともいう)が接続されており、列毎にこれらを制御するために列制御回路5よりSHS線、SHR線の各制御線(以下、単にSHS、SHRともいう)が接続されている。

【0004】画素部22から得られる光電変換信号は 画素部22と接続されている信号処理回路7により雑音 除去やAD変換され出力される、行制廻回路24と列制 御回路5は、アドレス制御回路23に接続されている。 アドレス制御回路23は、データ制御回路6比接続され でいる。信号処理回路7は、水平アドレス選択回路8及 びデータ制御回路6に接続されている。

【0005】図7は、従来例のMOS型固体機像装置に おける画素を示す構成図である。図7には、破線で回 れて示される画第12とともに、これに経練される信号 処理回路7中の信号処理部20が説明の容易のために示 されている。なお、図7中において、Gはゲートを、S はソースを、Dはドレインをそれぞれ示す。画素12は 4個のMOSトランジスタM1, M2, M3、M4(以 下、単にM1, M2, M3, M4ともいう)及び受光素 子PD(以下、単にPDともいう)より構成されてい ス

2006月 PDのP側は接地されており、N側はM2のソースに接続されており、M2のゲートにはTGが接続されており、M2のゲートにはTGが接続されており、M2のゲートには係続されており、M1のゲートには機能されており、エロデレインには基準電圧解15に接続されている。M3のドレインは基準電圧解15に接続されている。M3のドレインは基準電圧解15に接続されている。M3のドレインは基準電圧解15に接続されている。M3のドレインは基準電圧解15に接続されている。M3のドレインは基準電圧解15に接続されている。M3のドレインは基準電圧線15に接続されている。M3のドレインは基準電圧線15に接続されている。M3のアレインは基準電圧線15に接続されている。M3のソースはM4のソースに接続されている。

(10007) M 4のゲートはR Sに接続されており、画 素1 2からの出力は、M 4のドレインより出力される。 M 4のドレインは、信号処理部 2 0に入力され、ノード O U T を様でM O S トランジスタ M 5 (以下、単にM 5 ともいう)のドレインおよびM O S トランジスタ M 6 は よびM 7 (以下単に、M 6 。M 7 ともいう)の各ソース に接続されている。M 5 のゲートは基準電圧線16 に接 続され、所定の電圧 V B を所定のタイミングで与えられ るようになっており、M 5 のソースは接地されている。 【 0008】 M 6 のゲートはS H S に接続され、M 6 の ドレインは、容量C S の一線と差動アンフ D A (以下、 単にD A と b いう)のブラス(+)端に接続されており、容量 C S の他端は接地されている。M 7 のゲートは S H R に接続され、M 7 のドレインは、容量 C R の一端 と D A のマイナス(一)端に接続されており、容量 C R の一端 の他端は接地されている。

【0009】次に、従来の画業 12からの信号吸出したいて説明する。図8は、従来例のMOS型画体機像装置における制御信号のタイミングを示す図である。制御信号については、図8を参照する。図8には、例として画素部22における第1行の画素と第2行の画素に対する制御信号が示されているが、他の行に対しても同様である。機能は時間を示す。まず、画素部22中の第1行の全画素12からの出力を、一行分同時に信号処理回路7に送り、その後左から1画素づつ読み出し出力した後、次に、第2行の全画業12からの出力を信号処理回路7に送る。さらにこれを順に下の行の画素12に繰り返して適用して、1フィールドの信号を読み出していた。

[0010]以下の説明は1つの画素についての説明であるが、各行を構成する全画素が同様の動作を行うもの
ある。最初に第1行の画素12に接続されているRG
を高電位にし、M1をオンとして、ノードSFを電圧V
DDにセットする。RGを低電位にし、M1をオフEV
DDにセットする。RGを低電位にし、M1をオフEV
のゲートには一定電圧VBがかかっており一定電流が流れるので、M3-M4-M5でソースフォロワ回路を構成し、(VDの電位) - (M3のしきい確定E)である電圧V1がノードOUTに現れる。その後、SHRを高電位にすると、M7がオンレ、容量CRがV1に充電される。

[0011] 次に、SHRを信電位にし、Mアをオフと した後、TGを高電位にするとM2がオンし、受光素子 PDの電位に比例してノードSFの電位が変化する。そ して、(PDの電位に比例する電位) - (M3のしきい 値電圧) の電圧V2がノードOUTに現れる。その後、 SHSを高電位にすると、M6がオンし、容量C5が 2に充電される。容量C5とCRは差動準値器DAの各 入力につながっているので、その出力として、(V2-V1) の電圧、すなわち(PDの電位に比例する電圧) - (VDDの電位) の電圧が得られる。

【0012】 Cのような画素からの出力信号の読み出し 方法によって、M3のしきい値電圧の大きさや、各画素 内のM3のしきい値電圧のほうつきに関係しない出力が 得られるのである。SH5を所定時間の間、高電位にし た後、SH5をR5を低電位し、M6及VMAをオフ にした後、所定時間だけRGとTGを同時に高電位と し、M1とM2をオンにし、ノード5FとPD (以下、 受光素子の出力側をPDともいう)をVDDの電低にセ ットする。PDがVDDにセットされた後、TGが低電 位となりM2がオフになるので、それ以後PDに入射し た光によって発生した光信号は、PDに蓄積される。こ の画素のPDに光信号が蓄積される期間は、PDが DD にセットされてから、次のフィールドでの同一である。 【0013】次の第2行の副業12に対する信号語か出 しは、第1行の画業12に対する信号語出しが終った後 に、上述したように第1行の場合と同様に行われる(図 8の第2行のタイミング図を参照)。第1行と同様に、 第2行の画学の任号等新説明は、この画業の信号語か 出しが終ってPDがVDDにセットされてから、次のフィールドの語か出しでTGが高電位になるまでの間であ る。

#### [0014]

【発明が解決しようとする課題】ところで、第1行の画 素と第2行の画素の光信号番制期間は、長さは同じだ が、開始時間でれが生じていることになる、例えば、 画素の行が500あり、30分の1秒で各行の画素を順 次1回読み出ぎとすれば、上下1行間では、15000 分の1秒、第1行と第500行では、30分の1秒だけ、 光信号番類の開始時間に差があることになる。

【0015】 この光信号蓄積開始時間の違いは、動いて いる被写体を撮像して、動画として人が見ら時にはあま り気にならないが、動画の一部を静止画として取り込 み、画像表元した場合には、輪郭が壺むなどの不具合が 生じる。これは、特に、静止画専用のデジタルカメラへ のMOS型固体操像装置の応用を困難とするものであ であ

【0016】そこで本発明は、上記課題を解決し、MO S型国体機像装置において、受光素子の信号警視期間の 長さその警視開発の主要を全になっていることができるようにし、これにより動く故写体を静止画として取 り込むときにも、画像の歪みを生じることのない、かつ 電子的なシャッタ機能を有し、しかも画素の構成を複雑 にすることのないMOS型関係機像装置及びその機像方 法を提供することを目的とするものである。

#### [0017]

【課題を解決するための手段】上記目的を設成するため の手段として、請求項1による本発明のMOS型個体操 候談置は、光電変換により信号を生成し出力する受光素 子と、その信号を増幅する増幅用MOSトランジスタの に設けられたスイッチ用MOSトランジスタの間 に設けられたスイッチ用MOSトランジスタとを有場を 養置において、前記受光素子の出力的に接続された、前 記受光素子の出力部に接続された、前 記受光素子の出力部に接続された。 ト用MOSトランジスタを設けたことを特徴とするMO S型固体機能を置を提供したようするのである。

【0018】また、上記目的を達成するための手段として、請求項2による本発明のMOS型固体機像装置は、 光電変換により信号を生成し出力する受光素子と、その信号を増幅する増幅用MOSトランジスタと、前記受光 素子と前記増幅用MOSトランジスタと、前記受けられた スイッチ用MOSトランジスタとを有する圖素を複数個 マトリクス状に配列し画素素を構成したMOS型固体操 像装置において、第1 伝導型の基板と、この基板中に形成された第2 伝導型の第1 領域セ、この第1 領域中に形成された第1 伝導型の第2 領域とを有し、前記第2 領域の下に前記第1 領域のない間口部を設け、前記第1 領域を前記第2 領域とより前記第2 領域とより前記第2 領域を出りませた。 前記第2 領域を出り部とする前記受光素子の出力をリセットするトランジスタを有することを特徴とするMOS型固体機像装置を提供しようとするものである。

【0019】また、上記目的を達成するための手段として、請求項3による本発明のMOS型個体指像装置の機像方法は、請求項1又は2に記載のMOS型個体指像装置の機像方法であって、前記全画素の前記受光素子のよりを同時に所定の電位に設定して前記受光素子のようとの場合というでは、新聞の表別を開発して、一般では、前記画素部の行母に限次前記受光素子の出力を同時に前記機幅用トランジスタに入力して保持した後、前記画素部の行母に限次前記受光素子の光信号装積を同時にかつ同一期間行うようにしたことを特徴とするMOS型個体構像装置の機像方法を提供しようとするものである。

#### [0020]

【発明の実施の形態】以下、本発明の実施の形態について、図面を参照して説明する。 なお、以下の翻明において、従来例の構成と同一のものには、同一の参照符号を付して、その説明を省略している。

[0021] (第1実施例) 図1は、本発明によるMO S型固体機像装置の概略構成図である。図2は、本発明 によるMOS型固体機像装置の第1実施例における画素 を示す構成図である。図3は、本発明によるMOS型固 体機像装置の第1実施例における制御信号のタイミング を示す図である。

[0022] 図1に示す本発明のMOS型固体操像装置30におけるアドレス制御装置23に代えてアドレス制御装置23に代えてアドレス制御装置22に代えて行制御装置4を、画業822に代えて両業82を、両業12に代えて画業10を用いた以外は、従来例のMOS型固体操像装置と同一構成を有している。行制御回路4は、行制御回路24から出力される制御情像域に加えて、RPD線、PWLを4のうち相の様に対して、RPD線、PWLを4のおりにより、本実施例においては、RPDが各行の画業10に接続されている。アドレス制御回路3は、このような行制御回路4を制御している。

【0023】図2に示す本契明のMOS型固体機像装置 の画素10には、従来例の画素12に対して、新たにM のSトラシジスタM8(以下、単にM8ともいう)が追 加されている。ここで、M8について、そのドレインは 基準電圧供給線15に接続され、そのゲートはRPD 機続され、そのソースは受送素子PDの例側に接続され ている。M8は、PDのリセットを行うリセット用のトランジスタである。図2中において、Gはゲートを、Sはソースを、Dはドレインをそれぞれ示す。

【0024】なお、各MOSトランジスタの機能を影明すると、M1はVDDセット用のスイッチとして、M2は、PDからの出力をセットするスイッチとして、M3はSFの配位のアンプ用として、M4はスイッチとして、M3はスイッチとして機能する。図3には、各制御線から画業10に供給される制御信号のタイミングが示されている。例として画素都2の第1行の画素10及び第2行の画素10に対するものが示されているが、後述するように、他の行に対しても同様の動作を行う。模軸は時間を示す。

[0025] 以下、本実施例における画素10からの信 労処理について説明する。まず、画素部20会画素10 のR Gを高電位にしてM1をオンし、会画素10のノー ドSFをVDDの電位にセットする。次にR Gを低電位 にしてM1をオフした後、会画素10のTGを高電位に してM2をオンする。これにより、全画素10の受光素 チPDから受光素チPDの電位に比例した電圧がSFに 低遠される、その後、TGを信電位にLM2をオフした 後、全画素10のRPDを高電位にしてM8をオンす る。この結果、全画素10の受光素子PDがVDDの電 位にセットされる。

【0026] 受光素子PDがVDDにセットされた後、RPDを低電位にし、MBをオフすると、これより全画 素10が同時に光信号の蓄積をスタートする。すなわち、全画素のフローティング状態の受光素子PDに光が入射してキャリアが発生し、受光素子PDのN側に電筒が蓄積される。この信号著店の開間は、全量第100TGが再び同時に高電位になるまでの時間となるように制御されるので、結局、全画素10とも信号蓄積時間の長さと開始時間の同じになる。

[0027] 全画素10同時にノードSFに転送された 信号は、その後は、従来例と同様に、1行7つ順次続み 出される。最初に第1行の画素のRSが高電位となりM 4がオンすると、MSにはVBがかかっているので、

(PDの電位に比例する電圧) - (M3のしきい値電 圧) の電圧がノードOUTに現れる。その後SHSを高 電位にLM6をオンすると、この電圧で容量CSが充電 される。

【0028】SHSを低電圧にし、M6をオフした後、 RGを高電位にしてM1をオンするとノードラ「はVDD の電位にセットされ、ノードOUTの電圧が(VDD の電位) - (M3のしさい値電圧)に変化する。この電 正で容量を「Rを売富するためにSHRを高電位にLM7 をオンする。容量でSとCRは差動増幅器DAの各入力 に接続しているので、DAの出力として、(PDの電位 に比例する配足) - (VDDの電位) の電圧が得られ る。これは、各画素10年のM3のしきい値電圧のばら つきに関係しない出力となるので、画素10でとに固定 的に発生する固定パターン雑音がない。

【0029】第1行の画素の信号読出しが終了したら 同様な方法で、第2行の画素の信号を読出し、これを雑 り返し1フィールドの信号読出しを行う。以上説明した ように、本実施例では全画業10とも同一の時間に受光 した光信号蓄積を開始し、同一の時間に、蓄積された光 信号を一括してノードSFに転送し、その後、一行づつ の画素から信号を読み出すのであるから、動く被写体を 静止画として取り込む時にも画像の歪みを発生しない。

【0030】また、本実施例では、受光素子PDのリセ ット用トランジスタM8は各画素行の信号読み出し動作 には無関係なのであるから、信号読み出し中のどのタイ ミングでオン、オフしても良い。その結果、M8のオ ン、オフ時間を調整して、電子シャッタの機能を実現す ることができる。例えば、30分の1秒で全画素を読み 出す場合では、図3のタイミングチャートの左端で1度 全画素の受光素子をリセットした後、全画素の読み出し 期間中に再度リセットしなければ、シャッタスピードは 30分の1秒に相当する。又、例えば1000分の1秒 のシャッタスピードを実現する時は、全画素の読み出し 期間が終る1000分の1秒前に受光素子をリセットし それまでに蓄積した光信号をキャンセルし、残りの時間 (1000分の1秒間) に集めた光信号だけを読み出せ ば良い。この機能を使えば、高速で動く被写体でも、ぶ れの無い静止画として取り込むことができる。

【0031】 (第2東施例) 図4は、本発明によるMO S型固体機像装置の32 実施例における画家を示す構成 図である。図4に示す本発明のMO S型固体機像装置 1 における画素11は、上述した実施例1の画素10にお ける受光素子PD及びリセット用トランジスタM8に代 乙ぞ報型NPN型構造トランジスタT1を用い、M8の 制御線RPDに変えて、T1にPWL線が接続されている な以外は、実施例1の画素と同一構成をしている。実施 例のMO S型固体機像装置1は、本実施例においては、 行制御としてPWLに代えてRPDを用いる。

【0032】 こてで、練型NPN型構造トランジスタT (以下、単にT1ともいう) につき説明する。図5 は、本発明によるMOS型団体機像装置の第一次機例に おける受光素子の斯面図である。図5において、32 は、N型基板、33はPウェル領域、31はN型領域、 35は、Pウェル閉口部、34は空2層を示す。受光素 子(PDと示す)は、N型基板内のPウェル領域33 と、その中に形成されているN型領域31のPN接合で 形成する。

【0033】N型領域31の下にあるのPウェル領域3 3の一部にPウェルが無い開口部(Pウェル網口部3 5)を設ける。このPウェル開口部35の寸法WはN型 基板31が電源電圧、Pウェル領域33がグランド電位 の時、Pウェル開口部35のN型領域が全部、空乏層と なる様に設定する。

【0034】 ここでN型基板32は基準電圧電源線15 に接続されておりVDDが供給されている、Pウェル領 域33はPWLに接続されており、N型領域はM2のソ 一スに接続されている。PWLがグランド電位のとき (図4(A) 電荷蓄積時の場合)、N型領域31とP型 基板32は空芝層34で分離され、光の入射により発生 した光キャリアはN型減域31とPウェル領域33との PN接合に蓄積される。

[0035] 一方、PWLをグランド電位と電源電位V DDとの中間程度に設定すると(図4(B)リセット時 の場合)、N型基板32とPウェル領域33との逆バイ アスが減少するので、Pウェル間口部35における空芝 層34が分離し、N型領域31とN型基板32が導通し てN型領域は電源電位VDDとなり、受光素子はリセットされる。

【0036】従って、本実施例においては、上述の第1 実施例で説明した図3のタイミングチャートにおけるR PDをPWLに代えて、かつRPDを需電化は3を代わ りに、PWLを所定の電位にすれば、実施例1と同様の 信号取出しを行うことができることがわかる。すなわ 5、本実施例では、全画素11が同一の時間に受光によ る光信号職をを開始し、同一の時間に、数積された光信 場を一括してノードSFに転送し、その後、一行づつの 画素から信号を読み出すのであるから、動く被写体を静 止面として取り込む時にも画像の変みを発生しない。

[0037] また、本東施例では、受光素子PDとされ をリセットする機能を有するトランジスタT1における リセット動作は各画素行の信号読み出し動作には無関係 なのであるから、信号読み出し中のどのタイミングでオ ン、オフしても良い。その結果、T1のオン、オフ時間 を調整して、電子シャッタの機能を実現することができ ることは実施例1と同様である。

[0038] 第1実施例では1 画素あたり5個のMOSトランジスタが相成され、従来例の画素よりMOSトランジスタが1個多く、その分だけ、受光業子の面積を小さくする必要があったが、本実施例ではその点も改善し、受光素子の面積を従来例と同等にするものであり、米に対する感度の低下を抑えることができる。なお、以上縦型NPNトランジスタT1を例に説明したが、これに代えて、縦型PNPトランジスタを用いても良い。[0039]

【発明の効果】以上説明したように、請求項1による本 発明のMOS型固体撮像装置は、光電変換により信号を 生成し出力する受光素子と、その信号を増幅する増幅用 MOSトランジスタと、前記受光素子と前記増幅用MO Sトランジスタの間に設けられたスイッチ用MOSトラ ンジスタとを有する画素を複数個マトリクス状に記別した MOS型配体操像装置において、前記受光素子の出力 部に接続された、前記受光素子の出力部を一定職位にリ セットとするリセット用 MOSトランジスタを設けたこ とにより、受光素子の信号器規則面の長さとその器積別 始時間を全画東で同一にすることができるようにし、こ れにより動、他等体を静止面として取り込むときにも、 画像の歪みを生じることのない、かつ電子的なシャッタ 機能を有する MOS 型図の体操像装置を提供することがで きるという効果がある。

【0040】また、以上説明したように、請求項2によ る本発明のMOS型固体撮像装置は、また、光電変換に より信号を生成し出力する受光素子と、その信号を増幅 する増幅用MOSトランジスタと、前記受光素子と前記 増幅用MOSトランジスタの間に設けられたスイッチ用 MOSトランジスタとを有する画素を複数個マトリクス 状に配列し画素部を構成したMOS型固体撮像装置にお いて、第1伝導型の基板と、この基板中に形成された第 2伝導型の第1領域と、この第1領域中に形成された第 1伝導型の第2領域とを有し、前記第2領域の下に前記 第1領域のない開口部を設け、前記第1領域と前記第2 領域とより前記受光素子を構成し、前記第1領域の電位 を変化させることにより、前記第2領域を出力部とする 前記受光素子の出力をリセットするトランジスタを有す ることにより、受光素子の信号蓄積期間の長さとその蓄 積開始時間を全画素で同一にすることができるように し、これにより動く被写体を静止画として取り込むとき にも、画像の歪みを生じることのない、かつ電子的なシ ャッタ機能を有し、しかも画素の構成を複雑にすること のないMOS型固体掃像装置を提供することができると いう効果がある。

[0041] また、以上説明したように、請求項3による本発明のMOS型面体操像装置の損像方法は、請求項 又は2に記載のMOS型面体操像装置の過像方法であって、前記全画素の前記受光素子の出力を同時に所定の 電位に数定して前記受光素子による光信号素料を開始 、所定時間軽過後に前記全画素の前記受光素子の出力 を同時に前記増幅用トランジスタに入力して保持した

[図1]

後、前記劃素部の行毎に順次前記受光素子の出力を前記 増福用トランジスタより出力して、全画素の光信号蓄積 を同時にかつ同一期間行うようにしたことにより、受光 素子の信号蓄積期間の長さとその蓄積開始時間を全画素 で同一にすることができるようにし、これにより動く 写体を静計画として取り込むさきにも、画像の歪みを生 じることのない、かつ電子的なシャッタ機能を有する M の 5型固体操像装置の機像方法を提供することができる という効果がある。

### 【図面の簡単な説明】

【図1】本発明によるMOS型固体撮像装置の概略構成 図である。

【図2】本発明によるMOS型固体撮像装置の第1実施 例における画素を示す構成図である。

【図3】本発明によるMOS型固体撮像装置の第1実施 例における制御信号のタイミングを示す図である。

【図4】本発明によるMOS型固体撮像装置の第2実施例における画素を示す構成図である。

【図5】本発明によるMOS型固体撮像装置の第2実施 例における受光素子の断面図である。


【図6】従来例のMOS型固体撮像装置の概略構成図で ある。

【図7】従来例のMOS型固体撮像装置における画素を 示す構成図である。

【図8】従来例のMOS型固体撮像装置における制御信 号のタイミングを示す図である。 【符号の説明】

1 --- MO S型固体播像装置 2 --- 画素部、3 -- アドレス 外制御回路、4 -- 行制御回路、5 -- 列制御回路、6 -- データ制御回路、7 -- 信号処理回路、8 -- 水平アドレス達択 回路、10 --- 画素、11 --- 画素、12 --- 画素、15 --- 基本 電電圧供給線、16 --- 基準電圧供給線、20 -- 信号処理 部、22 --- 画素部、23 -- アドレス制御回路、24 --- 行 制御回路、30 -- MO S型固体操像装置、31 -- N型領域、32 --- N型級板、33 -- Pウェル前域、34 -- 空乏層、35 --- アウェル前口部、36 -- アウェル前口部、36 -- アウェル前口部、35 --- アウェル前和口部、35 --- アウェル前口部、35 --- アウェル前和口部、35 --- アウェル前和口和和口和和口和和口和和口和和口和和口和和口和和口和和口和

1000)
1
1000)
1
1000)
1
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)
1000)



[図2]

